PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-078006

(43)Date of publication of application: 14.03.2003

(51)Int.Cl.

H01L 21/768 H01L 21/312 H01L 21/60 H01L 23/12

(21)Application number: 2001-267437

(71)Applicant:

IBIDEN CO LTD

(72)Inventor: 04.09.2001 (22)Date of filing:


KANEKO MASAHIRO

HAYASHI MASAYUKI

(54) SEMICONDUCTOR CHIP AND METHOD OF MANUFACTURING THE SAME

PROBLEM TO BE SOLVED: To provide a semiconductor chip which can prevent its cracking and secure its connection reliability.

SOLUTION: In a semiconductor chip 10, an interlayer resin insulating layer 50 and an interlayer resin insulating layer 150 are formed on an IC chip 20. The interlayer resin insulating layer 150 contains an inorganic filler which is adjusted so that its linear thermal expansion coefficient becomes small. Consequently, expansion and contraction of the layer 150 when subjected to a repetitive heat cycle can be suppressed and cracking of the layer 150 can be prevented.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12)公開特許公報 (A) (11)特許出願公開番号

特開2003-78006 (P2003-78006A) (43)公開日 平成15年3月14日(2003.3.14)


(51)Int.Cl. ⁷ H 0 1 L	21/768 21/312 21/60 23/12 審査請求	識別記 501 未請求		OL	FI HO1L	21/312 23/12 21/90 21/92	501 603 604 (全2	C B B	5F033	3	考)
(21)出願番号		特願2001-267437(P2001-267437) 平成13年9月4日(2001.9.4)			(71)出願人 (72)発明者 (72)発明者 (74)代理人	イ 岐 金 岐 株 林 岐 株 林 岐 株 株 は 株 は 株 は 株 は 株 れ り れ り れ り れ り れ り れ り れ り れ り れ り れ	イビデン株式会社 岐阜県大垣市神田町2丁目1番地 金子 昌弘 岐阜県揖斐郡揖斐川町北方1-1 イビデン 株式会社内 林 正幸 岐阜県揖斐郡揖斐川町北方1-1 イビデン 株式会社内				

(54)【発明の名称】半導体チップおよびその製造方法

(57)【要約】

【課題】 クラックを防止でき、接続信頼性を確保でき る半導体チップを提供する。

【解決手段】 半導体チップ10は、ICチップ20上 に層間樹脂絶縁層50、層間樹脂絶縁層150を配置し て成る。層間樹脂絶縁層150は、無機フィラーが含有 され、線熱膨張係数が小さくなるように調整されてい る。このため、熱サイクルを繰り返し受けた際の伸縮が 抑制され、層間樹脂絶縁層150でのクラックの発生を 防止できる。



【特許請求の範囲】

【請求項1】 半導体素子上に層間絶縁層と、導体回路とが繰り返し形成され、前記層間絶縁層にバイアホールが形成され、最上層の前記層間絶縁層上に外部基板と接続するための接続部が配設され、前記バイアホール及び前記接続部を介して電気接続される半導体チップであって、

1

少なくとも1つの前記層間絶縁層に、無機フィラー及び エラストマーを含有していることを特徴とする半導体チ ップ。

【請求項2】 半導体素子上に層間絶縁層と、導体回路とが繰り返し形成され、前記層間絶縁層にバイアホールが形成され、最上層の前記層間絶縁層に柱状の電性金属からなる導電ポストが配設され、最上層の前記層間絶縁層上に外部基板と接続するための接続部が配設され、前記バイアホール、前記導電ポスト及び前記接続部を介して電気接続される半導体チップであって、

前記最上層の層間絶縁層に、無機フィラー及びエラスト マーを含有していることを特徴とする半導体チップ。

【請求項3】 前記無機フィラーは、アルミニウム化合 20 物、カルシウム化合物、カリウム化合物、マグネシウム 化合物、および、ケイ素化合物からなる群から選択された少なくとも1種である請求項1又は請求項2のいずれか1記載の半導体チップ。

【請求項4】 前記無機フィラーは、その粒径が0.1 $\sim 5.0 \mu$ mの範囲にある請求項 $1 \sim$ 請求項3のいずれか1記載の半導体チップ。

【請求項 5 】 前記エラストマー成分は、天然ゴム、合成ゴム、熱可塑性樹脂、および、熱硬化性樹脂からなる群から選択された少なくとも 1 種である請求項 1 ~請求 30 項 4 のいずれか 1 記載の半導体チップ。

【請求項6】 前記エラストマー成分は、前記層間絶縁 層に海島構造となるようにミクロ相分離している請求項 5記載の半導体チップ。

【請求項7】 前記半導体素子のダイパッド上に、当該 半導体素子の上層の層間絶縁層のバイアホールを接続す るためのトランジション層が形成され、該トランジショ ン層は、少なくとも 2 層以上であることを特徴とする請 求項 1 ~請求項 6 に記載の半導体チップ。

【請求項8】 前記トランジション層の最下層は、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅のいずれかから選ばれる少なくとも1種類以上で積層されることを特徴とする請求項7に記載の半導体チップ。

【請求項9】 前記トランジション層の最上層は、ニッケル、銅、金、銀、亜鉛、鉄の中から選ばれることを特徴とする請求項7に記載の半導体チップ。

【請求項10】 前記半導体素子のダイパッド上に、当該半導体素子の上層の層間絶縁層のバイアホールを接続するためのトランジション層が形成され、該トランジシ 50

ョン層は、第1薄膜層、第2薄膜層、厚付け層で形成されていることを特徴とする請求項1~請求項6に記載の 半導体チップ。

【請求項11】 前記トランジション層の第1薄膜層は、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅のいずれかから選ばれる少なくとも1種類以上で積層されることを特徴とする請求項10に記載の半導体チップ。

【請求項12】 前記トランジション層の第2薄膜層 10 は、ニッケル、銅、金、銀の中から選ばれる1種類以上 であることを特徴とする請求項10または請求項11に 記載の半導体チップ。

【請求項13】 前記厚付け層はニッケル、銅、金、銀、亜鉛、鉄の中から選ばれる1種類以上であることを特徴とする請求項10~請求項12のいずれか1に記載の半導体チップ。

【請求項14】 半導体素子上に層間絶縁層と、導体回路とが繰り返し形成され、前記層間絶縁層にはバイアホールが形成され、最上層の前記層間絶縁層には、導電性金属を柱状に充填してなる導電ポストが配設され、最上層の前記層間絶縁層上には外部基板と接続するための接続部が配設され、前記バイアホール、前記導電ポスト及び前記接続部を介して電気的接続される半導体チップの製造方法であって、

前記最上層の層間絶縁層を、無機フィラー及びエラストマーを含有する樹脂組成物を用いて形成することを特徴とする半導体チップの製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体チップおよびその製造方法に関するものである。

[0002]

【従来の技術】半導体チップの技術分野においては、更なる高密度化を図るために、小型化チップの開発が進められている。そのような技術の一つに、チップサイズパッケージ(CSP)がある。このCSPにおいては、半導体チップの一面側に形成された半田ボールを介して、半導体チップとプリント基板とを接続する構造が採用されている。

【0003】ところで、半導体チップに使用されるシリコンウエハの線熱膨張率は3ppm/℃程度であるのに対し、プリント基板に通常使用されるガラスエポキシ基板の線熱膨張率は15ppm/℃程度である。このため、実装後に半導体チップが作動して熱サイクルを繰り返し受けると、半導体チップとプリント基板との接合部分に、両者の線熱膨張率の相違に起因する応力が生じる。この熱応力により、半導体チップおよびプリント基板の接続パッドと半田ボールとの間に剥離が生じてしまう場合がある。

【0004】この問題を解決するために、ウエハの表面

40

3

に柔軟性のある樹脂絶縁層を備えた構造が提案されている。このものは、図18に示すように、ウエハ120Aの電極パッド122側の表面に、絶縁層350が形成され、該絶縁層350にバイアホール260及び導体回路258が形成されている。更に、絶縁層350の上層に例えばエポキシ樹脂等からなる樹脂絶縁層450が形成され、この樹脂絶縁層450に、導体回路258に接続される銅めっきポスト360が形成され、この銅めっきポスト360上に半田ボール176が形成されている。そして、半田ボール176を介してプリント配線板31100のパッド312に接続される。このような構造では、絶縁層450と銅めっきポスト360とによって、シリコンからなるICチップ120と樹脂から成るプリント基板310との線熱膨張率差から生じる応力を吸収することが試みられている。

[0005]

【発明が解決しようとする課題】ところが、銅めっきポスト360は、金属である銅をめっき充填してなるので、外部から加わった応力を内部へ吸収することがない。このため、ウエハ120Aとプリント基板310と 20の線熱膨張率差により、銅めっきポスト360へ図18中の上下方向の力が加わった際に、銅めっきポスト360の側壁からの応力が水平方向に働き、樹脂絶縁層450にクラックを生じ、また、導体回路258と銅めっきポスト360との剥離が生じることがあった。

【0006】更に、上記樹脂絶縁層450として使用されているエポキシ樹脂の線熱膨張率は約50ppm/℃であり、ウエハ120Aおよびプリント基板310の線熱膨張率と比較して非常に大きい。このため、ICチップ120が作動して熱サイクルを繰り返し受けた際に、樹脂絶縁層450とウエハ120Aおよびプリント基板310との線熱膨張率差によって大きな応力が発生し、樹脂絶縁層450にクラックが生じる場合があった。

【0007】本発明は、上記した事情に鑑みてなされた ものであり、その目的は、クラックを防止でき、接続信 頼性を確保できる半導体チップ及びその製造方法を提供 することにある。

[0008]

【課題を解決するための手段】上記の課題を解決するために請求項1の発明は、半導体素子上に層間絶縁層と、導体回路とが繰り返し形成され、前記層間絶縁層にバイアホールが形成され、最上層の前記層間絶縁層上に外部基板と接続するための接続部が配設され、前記バイアホール及び前記接続部を介して電気接続される半導体チップであって、少なくとも1つの前記層間絶縁層に、無機フィラー及びエラストマーを含有していることを技術的特徴とする。

【0009】また、請求項2の半導体チップは、半導体素子上に層間絶縁層と、導体回路とが繰り返し形成され、前記層間絶縁層にバイアホールが形成され、最上層 50

の前記層間絶縁層に柱状の電性金属からなる導電ポストが配設され、最上層の前記層間絶縁層上に外部基板と接続するための接続部が配設され、前記バイアホール、前記導電ポスト及び前記接続部を介して電気接続される半導体チップであって、前記最上層の層間絶縁層に、無機フィラー及びエラストマーを含有していることを技術的特徴とする。

【0010】請求項1、請求項2の発明によれば、半導体チップの層間絶縁層は、無機フィラーを含み、線熱膨張係数が小さくなるように調整されている。。このため、半導体チップが作動して熱サイクルを繰り返し受けた場合でも、層間絶縁層の伸縮を制限し、生じる応力が小さくできる。これにより、層間絶縁層のクラックを防止でき、接続信頼性を確保することが可能となる。

【0011】層間絶縁層には、エラストマーからなる樹脂を配合される。エラストマー自身が柔軟性、反発弾性に富んでいるため、応力を受けてもその応力を吸収し、または、応力が緩和されるので、含有される無機フィラにより層間絶縁層の靱性が低くなっても、エラストマーを含むことで、クラックを防止することができる。このため、半導体素子と外部基板との線熱膨張率差により、導電ポストの高さ方向の力が加わり、導電ポストの応力が水平方向に層間樹脂絶縁層側へ働いた際にも、エラストマーを含む層間樹脂絶縁層が応力を受けてもその応力を吸収し、または、応力が緩和されるので、クラックを防止することができる。

【0012】上記無機フィラーとしては、特に限定されるものではないが、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物、ケイ素化合物等が挙げられる。これらの化合物は、単独で用いてもよく、2種以上を併用してもよい。

【0013】上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられる。

【0014】上記カリウム化合物としては、例えば、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、例えば、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、例えば、シリカ、ゼオライト等が挙げられる。

【0015】上記無機フィラーの形状としては、特に限定されるものではないが、例えば、球状、楕円球状、多面体状等が挙げられる。このなかでは、先端が尖っているとクラックが発生しやすいことから、球状、楕円球状等が望ましい。

【0016】上記無機フィラーの大きさは、最も長い部分の長さ(または直径)が $0.1\sim5.0\mu$ mの範囲のものが望ましい。 0.1μ m未満では、層間絶縁層が熱膨張した際に発生する内部応力を緩和するのが難しく、熱膨張率が調整できず、 5.0μ mを超えると、層間絶

縁層自体が硬く脆くなり、また、光硬化や熱硬化を行う 際に、無機フィラーが樹脂同士の反応を阻害し、その結 果、クラックが発生しやすくなってしまう。このような 点から、無機フィラーは、透明のものがより好ましい。

【0017】上記無機フィラーとして、SiO₂を配合 する際には、その配合量は、3~50重量%の範囲が好 ましい。3重量%未満では、層間絶縁層の熱膨張係数が 低下せず、一方、50重量%を超えると解像度が落ちて 開口部に異常をきたす。より好ましくは、5~40重量 %である。また、層間絶縁層中の無機フィラーの含有割 合は、5~40重量%が好ましい。無機フィラーを上記 含有割合で用いることにより、効果的に層間絶縁層の線 膨張係数を低下させることができ、熱膨張により発生す る応力を効果的に緩和することができる。

【0018】層間絶縁層に含有されるエラストマー成分 は、上記層間絶縁層の硬化後に海島構造となるようにミ クロ相分離していることが望ましい。海島構造とするこ とにより、その応力に起因するクラック、剥離を防止す ることができる。

【0019】本発明で使用されるエラストマーとして は、例えば、天然ゴム、合成ゴム、熱可塑性樹脂、熱硬 化性樹脂等が挙げられる。特に、応力を充分に緩和する ことができるのは、熱硬化性樹脂からなるエラストマー である。上記熱硬化性樹脂からなるエラストマーとして は、例えば、ポリエステル系エラストマー、スチレン系 エラストマー、塩化ビニル系エラストマー、フッ素系エ ラストマー、アミド系エラストマー、オレフィン系エラ ストマー等が挙げられる。

【0020】上記エラストマー成分の形状としては、特 に限定されるものではないが、応力を吸収したり、緩和 30 したりする効果に優れることから、球状、楕円球状等が 望ましい。上記エラストマー成分の大きさは、特に限定 されるものではないが、最も長い部分の長さ(または直 径) が $0.5\sim1.5\mu m$ の範囲のものが望ましい。上 記エラストマー成分の大きさが 0.5μm未満では、応 力を緩和したり、吸収したりすることが困難となってク ラックが生じ易くなり、1.5μmを超えると、解像度 が落ちるからである。

【0021】本発明のプリント配線板において、上記エ ラストマー成分は、上記層間絶縁層の硬化後に海鳥構造 40 となるようにミクロ相分離していることが望ましい。エ ラストマー成分をこのように分散させることが、エラス トマー成分により応力を吸収したり、緩和したりする効 果を得るうえで、最も適しているからである。上記海鳥 構造とは、エラストマー成分以外の層間絶縁樹脂組成物 からなる「海」の中に、エラストマー成分が「島」状に 分散している状態をいう。

【0022】上記層間絶縁層中のエラストマー成分の含 有割合は、1~20重量%が望ましい。上記含有割合が 1重量%未満では、応力を緩和したり、吸収したりする 50 難しく、液状の方が均一に混練できるからである。この

ことが困難となってクラックが生じやすくなり、20重 量%を超えると、解像度が落ちるからである。

【0023】本発明のプリント配線板を構成する層間絶 縁層は、上記無機フィラー、エラストマーのほかに、例 えば、熱硬化性樹脂、熱可塑性樹脂、熱硬化性樹脂と熱 可塑性樹脂との複合体等を含有してもよい。このような 樹脂層としては、例えば、ノボラック型エポキシ樹脂の (メタ) アクリレート、2官能性(メタ) アクリル酸エ ステルモノマー、分子量500~500程度の(メ 10 夕)アクリル酸エステルの重合体、ビスフェノール型エ ポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モ ノマー等の感光性モノマー等からなる組成物を重合、硬 化させたもの等が挙げられる。

【0024】上記2官能性(メタ)アクリル酸エステル モノマーとしては特に限定されず、例えば、各種ジオー ル類のアクリル酸またはメタクリル酸のエステルなどが 挙げられ、市販品としては、日本化薬社製のR-60 4、PM2、PM21などが挙げられる。

【0025】上記ノボラック型エポキシ樹脂の(メタ) 20 アクリレートとしては、例えば、フェノールノボラック やクレゾールノボラックのグリシジルエーテルを、アク リル酸やメタクリル酸などと反応させたエポキシ樹脂な どが挙げられる。

【0026】次に、本発明の層間絶縁樹脂組成物につい て説明する。本発明の層間絶縁樹脂組成物は、層間絶縁 層用樹脂を含むペースト中に無機フィラー及びエラスト マーが配合されてなる。

【0027】無機フィラーとしては、上述したものを用 いることができる。また、その配合量は、形成された層 間絶縁層中の含有割合が、5~20重量%となる量が好 ましい。

【0028】上記エラストマー成分としては、上述した ものを用いることができる。また、その配合量は、層間 絶縁樹脂組成物中の含有割合が、5~10重量%となる 量が好ましい。

【0029】本発明の層間絶縁樹脂組成物は、上記無機 フィラーやエラストマーのほかに、上記したノボラック 型エポキシ樹脂の(メタ)アクリレート、イミダゾール 硬化剤、2官能性(メタ)アクリル酸エステルモノマ 一、分子量500~5000程度の(メタ)アクリル酸 エステルの重合体、ビスフェノール型エポキシ樹脂等か らなる熱硬化性樹脂、多価アクリル系モノマー等の感光 性モノマー、グリコールエーテル系溶剤などを含むペー スト状の流動体であることが望ましく、その粘度は25 ℃で1~10Pa・sに調整されていることが望まし

【0030】上記イミダゾール硬化剤としては特に限定 されるものではないが、25℃で液状であるイミダゾー ル硬化剤を用いることが望ましい。粉末では均一混練が

ような液状イミダゾール硬化剤としては、例えば、1-ベンジル-2-メチルイミダゾール(四国化成社製、1B 2M Z)、1-シアノエチル-2-エチル-4-メチルイミダゾール(四国化成社製、2E 4M Z-C N)、4-メチル-2-エチルイミダゾール(四国化成社製、2E 4M Z)などが挙げられる。

【0031】上記グリコールエーテル系溶剤としては、例えば、下記の一般式 (1) に示す化学構造を有するものが望ましく、具体的には、ジエチレングリコールジメチルエーテル (DMDG) およびトリエチレングリコー 10 ルジメチルエーテル (DMTG) から選ばれる少なくとも1種を用いることがより望ましい。これらの溶剤は、30~50 $^{\circ}$ C程度の加温により重合開始剤であるベンゾフェノン、ミヒラーケトン、エチルアミノベンゾフェノンを完全に溶解させることができるからである。CH₃O-(CH₂CH₂O) n-CH₃・・・・(1)(上記式中、nは1~5の整数である。)

【0032】この層間絶縁層を構成する樹脂または樹脂の複合体の線膨張係数は、 $60\times10^{-6}\sim80\times10^{-6}$ K^{-1} と高いが、この層中に上記無機フィラーを含有させることにより、線膨張係数を $40\sim50\times10^{-6}$ K^{-1} 程度まで低下させることができる。

【0033】本発明で定義されるトランジション層について説明する。トランジション層は、半導体素子であるICチップと導体層と直接接続を取るために設けられた中間の仲介層を意味する。特徴としては、2層以上の金属層で形成され、半導体素子であるICチップのダイパッドよりも大きくさせることにある。それによって、電気的接続や位置合わせ性を向上させるものである。また、トランジション層上には、直接、導体層である金属を形成することを可能にする。

【0034】 ICチップのダイパッドにトランジション 層を設ける理由は次の通りである。 ICチップのダイパッドは、 $20\sim60\mu$ m程度の径で作られており、バイアホールはそれより大きいので位置ずれの際に未接続が発生しやすい。このため、ICチップのダイパッド上に 20μ mよりも大きな径のトランジション層を介在させることで、バイアホールを確実に接続させることができる。望ましいのは、トランジション層は、バイアホール径と同等以上のものがよい。

【0035】場合によっては半導体装置としてのパッケージ基板としての機能させるために外部基板であるマザーボードやドーターボードとの接続のため、BGA、半田バンプやPGA(導電性接続ピン)を配設させてもよい。また、この構成は、従来の実装方法で接続した場合よりも配線長を短くできて、ループインダクタンスも低減できる。

【0036】ICチップを内蔵させたコア基板の全面に ッチングの際にアンダーカットが起こってしまい、形成 蒸着、スパッタリング、無電解めっきなどを行い、全面 されるトランジション層とバイアホールと界面に隙間が に導電性の金属膜(第1薄膜層)を形成させる。その金 50 発生するからである。また、場合によっては、第1薄膜

属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅などがよい。厚みとしては、 $0.001\sim2.0\mu$ mの間で形成させるのがよい。 0.001μ m未満では、全面に均一に積層できない。 2.0μ mを越えるものを形成させることは困難であり、効果が高まるのもでもなかった。クロムの場合には 0.1μ mの厚みが望ましい。

【0037】第1薄膜層により、ダイパッドの被覆を行い、トランジション層とICチップにダイパッドとの界面の密着性を高めることができる。また、これら金属でダイパッドを被覆することで、界面への湿分の侵入を防ぎ、ダイパッドの溶解、腐食を防止し、信頼性を高めることができる。また、この第1薄膜層によって、リードのない実装方法によりICチップとの接続を取ることができる。ここで、銅、クロム、ニッケル、チタンを用いることが、金属との密着性やよく、また、界面への湿分の侵入を防ぐために望ましい。また、ダイパッドが銅から成る場合は、第1薄膜層には銅が最適である。

【0038】第1薄膜層上に、第2薄膜層を設けることもできる。その金属としてはニッケル、銅、金、銀などがある。特に、ダイパッドが銅からなる場合は、第1薄膜層上に、スパッタ、蒸着、又は、無電解めつきにより第2薄膜層を形成させる。電気特性、経済性、また、ダイパッドが銅からなり、後程で形成される厚付け層は主に銅であることから、第2薄膜層には銅を用いるとよい。

【0039】ここで第2薄膜層を設ける理由は、第1薄膜層では、後述する厚付け層を形成するための電解めっき用のリードを取ることができ難いためである。第2薄膜層36は、厚付けのリードとして用いられる。その厚みは $0.01\sim5.0\mu$ mの範囲で行うのがよい。 0.01μ m未満では、リードとしての役割を果たし得ず、 5.0μ mを越えると、エッチングの際、下層の第1薄膜層がより多く削れて隙間ができてしまい、湿分が侵入し易くなり、信頼性が低下するからである。電気特性、経済性、また、後程で形成される厚付け層は主に銅であることから、銅を用いるとよい。特に、ダイパッドが銅からなる場合は、銅が最適である。

【0040】第2薄膜層上に、無電解あるいは電解めっ40 きにより厚付けさせる。形成される金属の種類としてはニッケル、銅、金、銀、亜鉛、鉄などがある。電気特性、経済性、トランジション層としての強度や構造上の耐性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用い電解めっきで形成するのが望ましい。その厚みは1~20μmの範囲で行うのがよい。1μmより薄いと、上層のバイアホールとの接続信頼性が低下し、20μmよりも厚くなると、エッチングの際にアンダーカットが起こってしまい、形成されるトランジション層とバイアホールと界面に隙間がされるトランジション層とバイアホールと界面に隙間がされるトランジション層とバイアホールと界面に隙間が

30

40

層上に直接厚付けめっきしても、さらに、多層に積層し てもよい。

【0041】その後、エッチングレジストを形成して、 露光、現像してトランジション層以外の部分の金属を露 出させてエッチングを行い、ICチップのダイパッド上 にトランジション層を形成させる。

【0042】また、上記トランジション層の製造方法以 外にも、ICチップ及びコア基板の上に形成した金属膜 上にドライフィルムレジストを形成してトランジション 層に該当する部分を除去させて、電解めっきによって厚 10 付けした後、レジストを剥離してエッチング液によっ て、同様にICチップのダイパッド上にトランジション 層を形成させることもできる。

[0043]

【発明の実施の形態】以下、本発明の実施例について図 を参照して説明する。

[第1実施例]先ず、本発明の第1実施例に係る半導体チ ップを構成するチップサイズパッケージ(CSP)10 の構成について図14および図15を参照して説明す る。図14に示すようにチップサイズパッケージ10 は、ICチップ20上に層間樹脂絶縁層50、層間樹脂 絶縁層150が配設されてなる。層間樹脂絶縁層50に は、バイアホール60および導体回路58が形成され、 層間樹脂絶縁層150には、銅めっきポスト160が形 成されている。

【0044】層間樹脂絶縁層150の上には、ソルダー レジスト層70が配設されている。ソルダーレジスト層 70の開口部71下の銅めっきポスト160には、図1 5に示すように、外部基板210等と接続するための半 田ボール76が設けられている。

【0045】本実施例のチップサイズパッケージ10で は、層間樹脂絶縁層150は、無機フィラーが含有さ れ、線熱膨張係数が、10~70ppm/℃と小さくな るように調整されている。ドータボード等の外部基板2 10は、板状に形成された厚さ800µmのガラス布基 材エポキシ樹脂であって、その線熱膨張係数は15pp m/℃である。また、ICチップ20は、シリコンから なり線熱膨張係数は3ppm/℃である。第1実施例の チップサイズパッケージ10では、層間樹脂絶縁層15 0 にエラストマーが含有され靱性が高められているた め、外部基板210とICチップ20との線熱膨張係数 差により発生する応力差を吸収し、チップサイズパッケ ージ10と外部基板210とを介在する半田ボール76 に大きな応力を加えない。このため、熱サイクルを繰り 返し受けた場合でも、半田ボール76の剥離等が発生す ることがない。

【0046】更に、層間樹脂絶縁層150に無機フィラ ーを含有し、線熱膨張係数が小さくなるように調整され ている。熱サイクルを繰り返し受けた場合でも、層間樹 脂絶縁層150の伸縮が抑制され、生じる応力が小さく 50 されており、該ダイパッド22及び配線の上に、保護膜

て済む。これにより、層間樹脂絶縁層150でのクラッ クの発生を防止でき、接続信頼性を高めることができ

【0047】また、本実施例のチップサイズパッケージ 10では、層間樹脂絶縁層150に無機フィラーと共に エラストマーからなる樹脂を配合されている。エラスト マー自身が柔軟性、反発弾性に富んでいるため、層間樹 脂絶縁層150が応力を受けてもその応力を吸収し、ま たは、応力が緩和されるので、クラック、剥離を防止す ることができる。上記エラストマー成分は、上記層間絶 縁層の硬化後に海島構造となるようにミクロ相分離して いおり、その応力に起因するクラック、剥離を防止する ことができる。

【0048】即ち、銅めっきポスト160は、金属であ る銅をめっき充填してなるため、外部から加わった応力 を内部へ吸収することがない。このため、ICチップ2 0と外部基板210との線熱膨張率差により、銅めっき ポスト160へ図15中の上下方向の力が加わった際 に、銅めっきポスト160の側壁からの応力が水平方向 に層間樹脂絶縁層150側へ働くが、エラストマーを含 む層間樹脂絶縁層150が応力を受けてもその応力を吸 収し、または、応力が緩和されるので、クラックを防止 することができる。

【0049】また、本実施例のチップサイズパッケージ 10では、ICチップ部分にトランジション層38が形 成されていることから、ICチップ部分には平坦化され るので、上層の層間絶縁層50も平坦化されて、膜厚み も均一になる。更に、トランジション層38によって、 上層のバイアホール60を形成する際も形状の安定性を 保つことができる。

【0050】更に、ダイパッド22上に銅製のトランジ ション層38を設けることで、パッド22上の樹脂残り を防ぐことができ、また、後工程の際に酸や酸化剤ある いはエッチング液に浸漬させたり、種々のアニール工程 を経てもパッド22の変色、溶解が発生しない。これに より、ICチップのパッドとバイアホールとの接続性や 信頼性を向上させる。更に、40μm径パッド22上に 60μm径以上のトランジション層38を介在させるこ とで、60μm径のバイアホールを確実に接続させるこ とができる。

【0051】引き続き、図14に示すチップサイズパッ ケージ10の製造方法について図1~図14を参照して 説明する。先ず、ICチップ20の製造工程について説 明する。本発明の第1実施例に係る半導体素子(ICチ ップ)の構成について、半導体素子20の断面を示す図 3 (A)、及び、平面図を示す図4 (B)を参照して説 明する。

【0052】図3(B)に示すように半導体素子20の 上面には、ダイパッド22及び配線(図示せず)が配設

24が被覆され、該ダイパッド22には、保護膜24の 開口が形成されている。ダイパッド22の上には、主と して銅からなるトランジション層38が形成されてい る。トランジション層38は、薄膜層33と厚付け層3 7とからなる。いいかえると、2層以上の金属層で形成 されている。

【0053】引き続き、図3(B)を参照して上述した 半導体素子の製造方法について、図1~図4を参照して 説明する。

【0054】(1)先ず、図1(A)に示すシリコンウ 10 エハー20Aに、定法により配線21及びダイパッド2 2を形成する(図1(B)及び図1(B)の平面図を示 す図4 (A) 参照、なお、図1 (B) は、図4 (A) の B-B断面を表している)。

(2) 次に、ダイパッド22及び配線21の上に、保護 膜24を形成し、ダイパッド22上に開口24aを設け る (図1 (C)参照)。

【0055】(3)シリコンウエハー20Aに蒸着、ス パッタリングなどの物理的な蒸着を行い、全面に導電性 の金属膜 (薄膜層) 33を形成させる (図2(A)参 照)。その厚みは、0.001~2.0μmの範囲で形 成させるのがよい。その範囲よりも下の場合は、全面に 薄膜層を形成することができない。その範囲よりも上の 場合は、形成される膜に厚みのバラツキが生じてしま う。最適な範囲は $0.01\sim1.0\mu$ mである。形成す る金属としては、スズ、クロム、チタン、ニッケル、亜 鉛、コバルト、金、銅の中から、選ばれるものを用いる ことがよい。それらの金属は、ダイパッドの保護膜とな り、かつ、電気特性を劣化させることがない。第1実施 例では、薄膜層33は、スパッタによってクロムで形成 30 されている。クロムは、金属との密着性がよく、湿分の 侵入を抑えることができる。また、クロム層の上に銅を スパッタで施してもよい。クロム、銅の2層を真空チャ ンバー内で連続して形成してもよい。このとき、クロム $0.05-0.1 \mu m$ 、銅 $0.5 \mu m$ 程度の厚みであ る。

【0056】(4) その後、液状レジスト、感光性レジ スト、ドライフィルムのいずれかのレジスト層を薄膜層 33上に形成させる。トランジション層38を形成する 部分が描画されたマスク(図示せず)を該レジスト層上 40 に、載置して、露光、現像を経て、レジスト35に非形 成部35aを形成させる。電解メッキを施してレジスト 層の非形成部35aに厚付け層(電解めっき膜)37を 設ける(図2(B)参照)。形成されるメッキの種類と してはニッケル、銅、金、銀、亜鉛、鉄などがある。電 気特性、経済性、また、後程で形成されるビルドアップ である導体層は主に銅であることから、銅を用いるとよ く、第1実施例では、銅を用いる。その厚みは1~20 μmの範囲で行うのがよい。

等で除去した後、メッキレジスト35下の金属膜33を 硫酸-過酸化水素水、塩化第二鉄、塩化第二銅、第二銅 錯体-有機酸塩等のエッチング液によって除去すること で、ICチップのパッド22上にトランジション層38 を形成する(図2(C)参照)。

【0058】(6)次に、基板にエッチング液をスプレ イで吹きつけ、トランジション層38の表面をエッチン グすることにより粗化面38αを形成する(図3(A) 参照)。無電解めっきや酸化還元処理を用いて粗化面を 形成することもできる。

【0059】(7)最後に、トランジション層38が形 成されたシリコンウエハー20Aを、ダイシングなどに よって個片に分割して半導体素子20を形成する(図3 (B) 及び図3 (B) の平面図である図4 (B) 参 照)。その後、必要に応じて、分割された半導体素子2 0の動作確認や電気検査を行なってもよい。半導体素子 20は、ダイパッド22よりも大きなトランジション層 38が形成されているので、プローブピンが当てやす く、検査の精度が高くなっている。

【0060】上述した第1実施例では、薄膜層33がク ロムにより形成されたが、薄膜層33をチタンにより形 成することもできる。チタンは、蒸着かスパッタによっ て施される。チタンは、金属との密着性がよく、湿分の 侵入を抑えることができる。

【0061】上述した第1実施例では、薄膜層33がク ロムにより形成されたが、薄膜層をスズ、亜鉛、コバル トにより形成することもできる。更に、薄膜層をニッケ ルにより形成することもできる。ニッケルはスパッタに より形成する。ニッケルは、金属との密着性がよく、湿 分の侵入を抑えることができる。なお、薄膜層の上に、 更に銅を積層してもよい。

【0062】[第1実施例の第1改変例]第1実施例の第 1改変例に係る半導体素子20について、図7(B)を 参照して説明する。図3 (B) を参照して上述した第1 実施例に係る半導体素子では、トランジション層 3 8 が、薄膜層33と厚付け層37とからなる2層構造であ った。これに対して、第1改変例では、図7(B)に示 すように、トランジション層38が、第1薄膜層33 と、第2薄膜層36と、厚付け層37とからなる3層構 造として構成されている。

【0063】引き続き、図7(B)を参照して上述した 第1改変例に係る半導体素子の製造方法について、図5 ~図7を参照して説明する。

【0064】(1) 先ず、図5(A) に示すシリコンウ エハー20Aに、配線21及びダイパッド22を形成す る (図5 (B)参照)。

(2)次に、ダイパッド22及び配線の上に、保護膜2 4を形成する(図5(C)参照)。

[0065] (3) シリコンウエハー20Aに蒸着、ス 【0057】(5)メッキレジスト35をアルカリ溶液 50 パッタリングなどの物理的な蒸着を行い、全面に導電性

成されたシリコンウエハー20Aを、ダイシングなどに よって個片に分割して半導体素子20を形成する(図7 (B)参照)。

の金属膜(第1薄膜層)33を形成させる(図5 (D) 参照)。その厚みは、0.001~2 µmの範囲で形成 させるのがよい。その範囲よりも下の場合は、全面に薄 膜層を形成することができない。その範囲よりも上の場 合は、形成される膜に厚みのバラツキが生じてしまう。 最適な範囲は $0.01\sim1.0\mu$ mである。形成する金 属としては、スズ、クロム、チタン、ニッケル、亜鉛、 コバルト、金、銅の中から、選ばれるものを用いること がよい。それらの金属は、ダイパッドの保護膜となり、 かつ、電気特性を劣化させることがない。第1改変例で 10 は、第1薄膜層33は、クロムにより形成される。クロ ム、ニッケル、チタンは、金属との密着性がよく、湿分 の侵入を抑えることができる。

【0071】上述した第1改変例では、第1薄膜層33 がクロムにより、第2薄膜層36が無電解めつき銅で、 厚付け層37が電解銅めっきで形成された。この代わり に、第1薄膜層33をクロムにより、第2薄膜層36を スパッタ銅で、厚付け層37を電解銅めっきで形成する こともできる。各層の厚みは、クロム 0.07 μm、銅 0.5 μm、電解銅15 μmである。

【0066】(4)第1薄膜層33の上に、スパッタ、 蒸着、無電解めっきのいずれかの方法によって第2薄膜 層36を積層する(図6(A)参照)。その場合積層で きる金属は、ニッケル、銅、金、銀の中から選ばれるも のがよい。特に、銅、ニッケルのいずれかで形成させる ことがよい。銅は、廉価であることと電気伝達性がよい からである。ニッケルは、薄膜との密着性がよく、剥離 20 やクラックを引き起こし難い。第1改変例では、第2薄 膜層36を無電解銅めっきにより形成する。なお、望ま しい第1薄膜層と第2薄膜層との組み合わせは、クロム -銅、クロムーニッケル、チタン-銅、チタンーニッケ ルなどである。金属との接合性や電気伝達性という点で 他の組み合わせよりも優れる。

【0072】更に、第1薄膜層33をチタンにより、第 2 薄膜層 3 6 を無電解銅で、厚付け層 3 7 を電解銅めっ きで形成することものできる。各層の厚みは、チタン 0.07 μm、めっき銅1.0 μm、電解銅17 μmで

【0067】(5) その後、レジスト層を第2薄膜層3 6上に形成させる。マスク (図示せず) を該レジスト層 上に載置して、露光、現像を経て、レジスト35に非形 成部35aを形成させる。電解メッキを施してレジスト 30 層の非形成部35aに厚付け層(電解めっき膜)37を 設ける(図6(B)参照)。形成されるメッキの種類と しては銅、ニッケル、金、銀、亜鉛、鉄などがある。電 気特性、経済性、また、後程で形成されるビルドアップ である導体層は主に銅であることから、銅を用いるとよ く、第1改変例では、銅を用いる。厚みは $1 \sim 20 \mu m$ の範囲がよい。

【0073】また、第1薄膜層33をチタンにより、第 2 薄膜層 3 6 をスパッタ銅で、厚付け層 3 7 を電解銅め っきで形成することもできる。各層の厚みは、チタン 0.06 μm、銅0.5 μm、電解銅15 μmである。 【0074】また、第1薄膜層33をクロムにより、第 2 薄膜層 3 6 を無電解めっきニッケルで、厚付け層 3 7 を電解銅めっきで形成することもできる。各層の厚み は、クロム $0.07\mu m$ 、めっき銅 $1.0\mu m$ 、電解銅 $15 \mu m$ である。

【0068】(6)メッキレジスト35をアルカリ溶液 等で除去した後、メッキレジスト35下の第2薄膜層3 6、第1薄膜層33を硫酸ー過酸化水素水、塩化第二 鉄、塩化第二銅、第二銅錯体-有機酸塩等のエッチング 液によって除去することで、 I Cチップのパッド22上 にトランジション層38を形成する(図6(C)参 照)。

【0075】更にまた、第1薄膜層33をチタンによ り、第2薄膜層36を無電解めっきニッケルで、厚付け 層37を電解銅めっきで形成することもできる。各層の 厚みは、チタン $0.05\mu m$ 、めっきニッケル 1.2μ m、電解銅15μmである。

【0069】(7)次に、基板にエッチング液をスプレ イで吹きつけ、トランジション層38の表面をエッチン グすることにより粗化面38αを形成する(図7(A) 参照)。無電解めっきや酸化還元処理を用いて粗化面を 形成することもできる。

【0076】[第1実施例の第2改変例]第2改変例に係 る半導体素子20の製造方法について図8を参照して説 明する。第2改変例の半導体素子の構成は、図3(B) を参照して上述した第1実施例とほぼ同様である。但 し、第1実施例では、セミアディテブ工程を用い、レジ スト非形成部に厚付け層37を形成することでトランジ ション層38を形成した。これに対して、第2改変例で は、アディテブ工程を用い、厚付け層37を均一に形成 した後、レジストを設け、レジスト非形成部をエッチン グで除去することでトランジション層38を形成する。 【0077】この第2改変例の製造方法について図8を 参照して説明する。

(1) 第1実施例で図2(A)を参照して上述したよう に、シリコンウエハー20Aに蒸着、スパッタリングな どの物理的な蒸着を行い、全面に導電性の薄膜層33を 形成させる(図8(A)参照)。その厚みは、0.00 $1 \sim 2$. $0 \mu m$ の範囲がよい。その範囲よりも下の場合 は、全面に薄膜層を形成することができない。その範囲 よりも上の場合は、形成される膜に厚みのバラツキが生 じてしまう。最適な範囲は 0.01~1.0μmで形成 【0070】(8)最後に、トランジション層38が形 50 されることがよい。形成する金属としては、スズ、クロ

ム、チタン、ニッケル、亜鉛、コバルト、金、銅の中から、選ばれるものを用いることがよい。それらの金属は、ダイパッドの保護となり、かつ、電気特性を劣化させることがない。第 2 改変例では、薄膜層 3 3 は、クロムをスパッタすることで形成される。クロムの厚みは 0 . 0 5 μ mである。

【0078】(2)電解メッキを施して薄膜層 33の上に厚付け層(電解めっき膜)37を均一に設ける(図8(B)参照)。形成されるメッキの種類としては銅、ニッケル、金、銀、亜鉛、鉄などがある。電気特性、経済性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用いるとよく、第2改変例では、銅を用いる。その厚みは $1\sim20\mu$ mの範囲で行うのがよい。それより厚くなると、後述するエッチングの際にアンダーカットが起こってしまい、形成されるトランジション層とバイアホールと界面に隙間が発生することがあるからである。

【0079】(3) その後、レジスト層35を厚付け層37上に形成させる(図8(C)参照)。

【0080】(4)レジスト35の非形成部の薄膜層33及び厚付け層37を硫酸ー過酸化水素水、塩化第二鉄、塩化第二銅、第二銅錯体-有機酸塩等のエッチング液によって除去した後、レジスト35を剥離することで、ICチップのパッド22上にトランジション層38を形成する(図8(D)参照)。以降の工程は、第1実施例と同様であるため説明を省略する。

【0081】上述した第2改変例では、薄膜層33がクロムにより形成されたが、薄膜層33をチタンにより形成することもできる。

【0082】[第1実施例の第3改変例]第3改変例に係る半導体素子20の製造方法について、図9を参照して説明する。図8を参照して上述した第2改変例に係る半導体素子では、トランジション層38が、薄膜層33と厚付け層37とからなる2層構造であった。これに対して、第3改変例では、図9(D)に示すように、トランジション層38が、第1薄膜層33と、第2薄膜層36と、厚付け層37とからなる3層構造として構成されている。

[0083] この第3改変例の製造方法について図9を 参照して説明する。

(1)図6(A)を参照して上述した第1改変例と同様に、第1薄膜層33の上に、スパッタ、蒸着、無電解めっきによって第2薄膜層36を積層する(図9(A)参照)。その場合積層できる金属は、ニッケル、銅、金、銀の中から選ばれるものがよい。特に、銅、ニッケルのいずれかで形成させることがよい。銅は、廉価であることと電気伝達性がよいからである。ニッケルは、薄膜との密着性がよく、剥離やクラックを引き起こし難い。第3改変例では、第2薄膜層36を無電解銅めっきにより形成する。なお、望ましい第1薄膜層と第2薄膜層との50

組み合わせは、クロムー銅、クロムーニッケル、チタン ー銅、チタンーニッケルである。金属との接合性や電気 伝達性という点で他の組み合わせよりも優れる。

16

【0084】(2)電解メッキを施して第2薄膜層36の上に厚付け膜37を均一に設ける(図9(B)参照)。

【0085】(3) その後、レジスト層35を厚付け層37上に形成させる(図9(C)参照)。

【0086】(4)レジスト35の非形成部の第1薄膜層33、第2薄膜層36及び厚付け層37を硫酸-過酸化水素水、塩化第二鉄、塩化第二銅、第二銅錯体-有機酸塩等のエッチング液によって除去した後、レジスト35を剥離することで、ICチップのパッド22上にトランジション層38を形成する(図9(D)参照)。以降の工程は、第1実施例と同様であるため説明を省略する。

【0087】上述した第3改変例では、第1薄膜層 33がクロムにより、第2薄膜層 36が無電解めっき銅で、厚付け層 37が電解銅めっきで形成された。これに対して、第1 薄膜層 33をクロムにより、第2 薄膜層 36をスパッタ銅で、厚付け層 37を電解銅めっきで形成することもできる。各層の厚みは、クロム 0.07μ m、銅 0.5μ m、電解銅 15μ mである。

【0088】また、第1 薄膜層 33 をチタンにより、第2 薄膜層 36 を無電解銅で、厚付け層 37 を電解銅めっきで形成することもできる。各層の厚みは、チタン0.07 μ m、銅1.0 μ m、電解銅 15 μ mである。

【0089】また更に、第1薄膜層33をチタンにより、第2薄膜層36をスパッタ銅で、厚付け層37を電 解銅めっきで形成することもできる。各層の厚みは、チタン $0.07\mu m$ 、銅 $0.5\mu m$ 、電解銅 $18\mu m$ である。

【0090】また、第1薄膜層33をクロムにより、第2薄膜層36を無電解めっきニッケルで、厚付け層37を電解銅めっきで形成することもできる。各層の厚みは、クロム0.06 μ m、ニッケル1.2 μ m、電解銅16 μ mである。

【0091】更にまた、第1薄膜層33をチタンにより、第2薄膜層36を無電解めっきニッケルで、厚付け 個37を電解銅めっきで形成することもできる。各層の厚みは、チタン0. 07 μ m、ニッケル1. 1 μ m、電解銅15 μ mである。

【0092】B. チップサイズパッケージの製造工程引き続き、図14を参照して上述したチップサイズパッケージの製造方法について、図10~図13を参照して説明する。

【0093】(1) 先ず、前述した第1実施例および第2改変例の製造工程によって、トランジション層38が配設されたICチップ20を出発材料とする(図10

(A) 参照)。次に、このICチップ20に、後述する

硬化性樹脂フィルムを張り付けることにより、層間樹脂 絶縁層50を設ける(図10(B)参照)。

【0094】(2)次に、波長10.4μmのCO₂ガ スレーザにて、ビーム径5mm、トップハットモード、 パルス幅5.0μ秒、マスクの穴径0.5mm、1ショ ットの条件で、層間樹脂絶縁層50に直径60μmのバ イアホール用開口48を設ける(図10(C)参照)。 液温60℃の過マンガン酸を用いて、開口48内の樹脂 残りを除去する。ダイパッド22上に銅製のトランジシ ョン層38を設けることで、パッド22上の樹脂残りを 防ぐことができ、これにより、パッド22と後述するバ イアホール60との接続性や信頼性を向上させる。更 に、40μm径パッド22上に60μm以上の径のトラ ンジション層38を介在させることで、60μm径のバ イアホール用開口48を確実に接続させることができ * *る。なお、ここでは、過マンガン酸などの酸化剤を用い て樹脂残さを除去したが、酸素プラズマなどやコロナ処 理を用いてデスミア処理を行うことも可能である。

18

【0095】(3)次に、過マンガン酸で層間樹脂絶縁 層50の表面を粗化し、粗化面50αを形成する(図1 0 (D) 参照)。粗化面は、0.05~5 μmの間が望 ましい。

【0096】(4)粗化面50 αが形成された層間樹脂 絶縁層50上に、金属層52を設ける。金属層52は、 無電解めっきによって形成させた。予め層間樹脂絶縁層 50の表層にパラジウムなどの触媒を付与させて、無電 解めっき液に5~60分間浸漬させることにより、0. $1 \sim 5 \mu m$ の範囲でめっき膜である金属層 5 2を設けた (図11(A)参照)。その一例として、

※に、市販の感光性ドライフィルムを貼り付け、フォトマ

スクフィルムを載置して、100mJ/cm2で露光し

た後、0.8%炭酸ナトリウムで現像処理し、厚さ15

μmのめっきレジスト54を設ける。次に、以下の条件

で電解めっきを施して、厚さ15μmの電解めっき膜5

6 を形成する (図11 (B) 参照)。 なお、電解めっき

〔無電解めっき水溶液〕

NiSO4	0.003	mol/1
酒石酸	0.200	$m \circ 1 / 1$
硫酸銅	0.030	mol/l
нсно	0.050	mol/l
NaOH	0.100	mol/1
lpha、 $lpha'$ ービピルジル	1 0 0	mg/1
ポリエチレングリコール (P	EG)	0.10 g/l

34℃の液温度で40分間浸漬させた。

【0097】めっきの代わりに、日本真空技術株式会社 製のSV-4540を用い、Ni-Сu合金をターゲッ トにしたスパッタリングを、気圧0.6Pa、温度80 ℃、電力200W、時間5分間の条件で行い、Ni-C u合金52を層間樹脂絶縁層50の表面に形成すること もできる。このとき、形成されたNi-Cu合金層 52 30 水溶液中の添加剤は、アトテックジャパン社製のカパラ の厚さは $0.2\mu m$ である。

【0098】(5)上記処理を終えたICチップ20 ※

〔電解めっき水溶液〕

2.24 mol/1硫酸 0.26 mol/1硫酸銅 添加剤 (アトテックジャパン製、カパラシドHL)

19.5 m1/1

シドHLである。

[0099]

〔電解めっき条件〕

 $1 \text{ A}/\text{dm}^2$ 電流密度 65分 時間 2 2 ± 2 ℃ 温度

【0100】(6)めっきレジスト54を5%NaOH で剥離除去した後、そのめっきレジスト下の金属層52 を硝酸および硫酸と過酸化水素の混合液を用いるエッチ ングにて溶解除去し、金属層52と電解めっき膜56か らなる厚さ16μmの導体回路58及びバイアホール6 0を形成し、第二銅錯体と有機酸とを含有するエッチン グ液によって、粗化面 58α 、 60α を形成する(図 11 (C) 参照)。

【0101】(7)次に、バイアホール60が設けられ 50 く、また、エラストマーを含むため応力を吸収すること

た層間樹脂絶縁層50上に、後述する硬化性樹脂フィル ムを積層する。この後、温度50~150℃まで昇温し ながら圧力5kg/cm²で真空圧着ラミネートし、硬 化させることによって層間樹脂絶縁層150を形成する (図11 (D) 参照)。真空圧着時の真空度は、10 m mHgである。

【0102】本実施例の層間樹脂絶縁層150は、前述 したように無機フィラーを含むため、線膨張係数が小さ

ができる。

【0103】(8)次いで、例えば、СО2ガスレーザ によって、パルスエネルギー2.0~10.0mJ、パ ルス幅1~100μs、パルス間隔0.5ms以上、シ ョット数3~50の条件で、層間樹脂絶縁層150から 導体回路58に至る銅めっきポスト用開口148を形成 する(図12(A)参照)。この後、銅めっきポスト用 開口148内に残留する樹脂をデスミア処理により除去 する。ここでは、デスミア処理により樹脂残さを除去し たが、過マンガン酸などの酸化剤を用いて樹脂残さを除 10 去することも可能である。

【0104】(9)次に、(3)と同様にして、過マン ガン酸で層間樹脂絶縁層150の表面および銅めっきポ* *スト用開口148を粗化し、粗化面150 a、148 a を形成する(図12(B)参照)。粗化面は、0.05 $\sim 5 \, \mu \, \mathrm{m}$ の間が望ましい。

【0 1 0 5】 (1 0) 粗化面 1 5 0 a、 1 4 8 aが形成 された層間樹脂絶縁層150および銅めっきポスト用開 口148の表面に、無電解めっきにより銅めっき膜15 2を形成する(図12(C)参照)。予め層間樹脂絶縁 層150および銅めっきポスト用開口148の表層にパ ラジウム触媒 (アトテック製) などを付与させて、無電 解めっき液に5~60分間浸漬させることにより、0. $1 \sim 5 \mu m$ の範囲でめっき膜である金属層 152を設け た。その一例として、

[無電解めっき水溶液]

0.003 mol/1NiSO4 0.200 mol/1酒石酸 0.030 mol/l硫酸銅 mol/10.050 HCHO 0.100 mol/1NaOH mg/1 α 、 α' ービピルジル 100 g/10.10 ポリエチレングリコール (PEG)

34℃の液温度で40分間浸漬させた。

【0106】(11)次に、この銅めっき膜152上 に、例えばスピンコートにより市販の感光性ドライフィ ルムを貼り付け、フォトマスクフィルムを載置して、1 00mJ/cm²で露光した後、0.8%炭酸ナトリウ ムで現像処理し、厚さ 15μ mのめっきレジスト154※

「電解めっき水溶液〕

2.24 mol/1 硫酸 0.26 mol/1硫酸銅 添加剤 (アトテックジャパン製、カパラシドHL) 19.5 m1/1

〔電解めっき条件〕

1 A/dm² 電流密度. 65分 時間 22±2°C 温度

【0108】 (12) めっきレジスト154を5%Na OHで剥離除去した後、そのめっきレジスト下の金属層 152を硝酸および硫酸と過酸化水素の混合液を用いる エッチングにて溶解除去し、金属層 152と電解銅めつ 40 き156からなる銅めっきポスト160を形成し、第二 銅錯体と有機酸とを含有するエッチング液によって、粗 化面160αを形成する(図13(A)参照)。

【0109】(13)次に、ジエチレングリコールジメ チルエーテル (DMDG) に60重量%の濃度になるよ うに溶解させた、クレゾールノボラック型エポキシ樹脂 (日本化薬社製)のエポキシ基50%をアクリル化した 感光性付与のオリゴマー(分子量4000)46.67 重量部、メチルエチルケトンに溶解させた80重量%の ビスフェノールA型エポキシ樹脂(油化シェル社製、商 50 粘度計(東京計器社製、DVL-B型)で60rpmの

※を設ける。次に、以下の条件で電解めっきを施して、電 解銅めっき156を形成する(図12(D)参照)。な お、電解めっき水溶液中の添加剤は、アトテックジャパ ン社製のカパラシドHLである。 [0107]

品名:エピコート1001)15重量部、イミダゾール 硬化剤 (四国化成社製、商品名:2 E 4 M Z - C N) 1.6重量部、感光性モノマーである多官能アクリルモ ノマー (共栄化学社製、商品名:R604) 3重量部、 同じく多価アクリルモノマー(共栄化学社製、商品名: DPE6A) 1.5重量部、分散系消泡剤(サンノプコ 社製、商品名:S-65)0.71重量部を容器にと り、攪拌、混合して混合組成物を調整し、この混合組成 物に対して光重量開始剤としてベンゾフェノン(関東化 学社製) 2.0重量部、光増感剤としてのミヒラーケト ン (関東化学社製) 0.2重量部を加えて、粘度を25 ℃で2.0Pa・sに調整したソルダーレジスト組成物 (有機樹脂絶縁材料)を得る。なお、粘度測定は、B型

30

場合はローターNo.4、6rpmの場合はローターNo.3によった。

【0110】(14)次に、層間樹脂絶縁層150上

に、上記ソルダーレジスト組成物を20μmの厚さで塗 布し、70℃で20分間、70℃で30分間の条件で乾 燥処理を行った後、ソルダーレジストレジスト開口部の パターンが描画された厚さ5mmのフォトマスクをソル ダーレジスト層70に密着させて1000mJ/cm² の紫外線で露光し、DMTG溶液で現像処理し、200 μmの直径の開口71を形成する(図13(B)参 照)。また、市販のソルダーレジストを用いてもよい。 【0111】(15)次に、ソルダーレジスト層(有機 樹脂絶縁層)70を形成したICチップ20を、塩化ニ ッケル (2. $3 \times 10^{-1} \text{mol}/1$)、次亞リン酸ナト リウム (2.8× 10^{-1} mo1/1)、クエン酸ナトリ ウム $(1.6 \times 10^{-1} \text{mol}/1)$ を含むpH = 4.5の無電解ニッケルめっき液に20分間浸漬して、開口部 71に厚さ5μmのニッケルめっき層72を形成する。 さらに、その基板を、シアン化金カリウム (7.6×1 0^{-3} mol/1)、塩化アンモニウム(1.9×10⁻¹ mo1/1)、クエン酸ナトリウム(1.2×10⁻¹m o 1/1)、次亜リン酸ナトリウム(1.7×10⁻¹m o 1/1) を含む無電解めっき液に80℃の条件で7. 5分間浸漬して、ニッケルめっき層72上に厚さ0.0 3 μmの金めっき層7 4 を形成することで、銅めっきポ スト160に半田パッド75を形成する(図13(C)

【0112】(16) この後、ソルダーレジスト層 70 の開口部 71 に、半田ペーストを印刷して、200 $^{\circ}$ で リフローすることにより、半田ボール 76 を形成する。これにより、半田ボール 76 を有するチップサイズパッケージ 10 を得ることができる(図 14 参照)。

参照)。

【0113】半田ボール、半田ペーストには、Sn/P b、Sn/Sb、Sn/Ag、Sn/Ag/Cuなどを用いることができる。もちろん、放射線の低 α 線タイプの半田ペーストを用いてもよい。

【0114】本実施例では、ダイシングなどによって個片に分割された半導体素子20(図3(B)参照)を出発材料とした。ここで、個片に分割されていない半導体素子20(図3(A)参照)を出発材料とし、チップサ 40イズパッケージ形成後、このチップサイズパッケージをダイシングなどによって個片に分割してもよい。

【0115】上述した実施例では、層間樹脂絶縁層50、150に硬化性樹脂フィルムを用いた。この樹脂フィルムには、難溶性樹脂(例えば、無機フィラー)、可溶性粒子(例えば、エラストマー)、硬化剤、その他の成分が含有されている。それぞれについて以下に説明する。

【0116】本発明の製造方法において使用する樹脂 酸でも溶解することができ、酸化剤を用いて可溶性樹脂は、酸または酸化剤に可溶性の粒子(以下、可溶性粒子 50 粒子を溶解する際には、比較的酸化力の弱い過マンガン

という)が酸または酸化剤に難溶性の樹脂(以下、難溶性樹脂という)中に分散したものである。なお、本発明で使用する「難溶性」「可溶性」という語は、同一の酸または酸化剤からなる溶液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」と呼び、相対的に溶解速度の遅いものを便宜上「難溶性」と

【0117】上記可溶性粒子としては、例えば、酸または酸化剤に可溶性の樹脂粒子(以下、可溶性樹脂粒 子)、酸または酸化剤に可溶性の無機粒子(以下、可溶性無機粒子)、酸または酸化剤に可溶性の金属粒子(以下、可溶性金属粒子)等が挙げられる。これらの可溶性粒子は、単独で用いても良いし、2種以上併用してもよい。ここで、無機フィラーを配合することで、層間樹脂絶縁層の線膨張係数を小さくすることができる。

【0118】上記可溶性粒子の形状は特に限定されず、球状、破砕状等が挙げられる。また、上記可溶性粒子の形状は、一様な形状であることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができるからである。

【0119】上記可溶性粒子の平均粒径としては、 $0.1\sim10\mu$ mが望ましい。この粒径の範囲であれば、2種類以上の異なる粒径のものを含有してもよい。すなわち、平均粒径が $0.1\sim0.5\mu$ mの可溶性粒子と平均粒径が $1\sim3\mu$ mの可溶性粒子とを含有する等である。これにより、より複雑な粗化面を形成することができ、導体回路との密着性にも優れる。なお、本発明において、可溶性粒子の粒径とは、可溶性粒子の一番長い部分の長さである。

【0120】上記可溶性樹脂粒子としては、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸あるいは酸化剤からなる溶液に浸漬した場合に、上記難溶性樹脂よりも溶解速度が速いものであれば特に限定されない。上記可溶性樹脂粒子の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等からなるものが挙げられ、これらの樹脂の一種からなるものであってもよいし、2種以上の樹脂の混合物からなるものであってもよい。

【0121】また、上記可溶性樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。上記ゴムとしては、例えば、ポリブタジエンゴム、エポキシ変性、ウレタン変性、(メタ)アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボキシル基を含有した(メタ)アクリロニトリル・ブタジエンゴム等が挙げられる。これらのゴムを使用することにより、可溶性樹脂粒子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸を用いて可溶性樹脂粒子を溶解する際には、強酸以外の酸でも溶解することができ、酸化剤を用いて可溶性樹脂粒子を溶解する際には、比較的酸化力の弱い過マンガン

酸塩でも溶解することができる。また、クロム酸を用い た場合でも、低濃度で溶解することができる。そのた め、酸や酸化剤が樹脂表面に残留することがなく、後述 するように、粗化面形成後、塩化パラジウム等の触媒を 付与する際に、触媒が付与されなたかったり、触媒が酸 化されたりすることがない。さらに、ゴム等のエラスト マーを配合することで、層間樹脂絶縁層が応力を吸収す ることができる。

23

【0122】上記可溶性無機粒子としては、例えば、ア ルミニウム化合物、カルシウム化合物、カリウム化合 物、マグネシウム化合物およびケイ素化合物からなる群 より選択される少なくとも一種からなる粒子等が挙げら れる。

【0123】上記アルミニウム化合物としては、例え ば、アルミナ、水酸化アルミニウム等が挙げられ、上記 カルシウム化合物としては、例えば、炭酸カルシウム、 水酸化カルシウム等が挙げられ、上記カリウム化合物と しては、炭酸カリウム等が挙げられ、上記マグネシウム 化合物としては、マグネシア、ドロマイト、塩基性炭酸 マグネシウム等が挙げられ、上記ケイ素化合物として は、シリカ、ゼオライト等が挙げられる。これらは単独 で用いても良いし、2種以上併用してもよい。

【0124】上記可溶性金属粒子としては、例えば、 銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、 マグネシウム、カルシウムおよびケイ素からなる群より 選択される少なくとも一種からなる粒子等が挙げられ る。また、これらの可溶性金属粒子は、絶縁性を確保す るために、表層が樹脂等により被覆されていてもよい。 【0125】上記可溶性粒子を、2種以上混合して用い る場合、混合する2種の可溶性粒子の組み合わせとして は、樹脂粒子と無機粒子との組み合わせが望ましい。両 者とも導電性が低くいため樹脂フィルムの絶縁性を確保 することができるとともに、難溶性樹脂との間で熱膨張 の調整が図りやすく、樹脂フィルムからなる層間樹脂絶 縁層にクラックが発生せず、層間樹脂絶縁層と導体回路 との間で剥離が発生しないからである。

【0126】上記難溶性樹脂としては、層間樹脂絶縁層 に酸または酸化剤を用いて粗化面を形成する際に、粗化 面の形状を保持できるものであれば特に限定されず、例 えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等 40 が挙げられる。また、これらの樹脂に感光性を付与した 感光性樹脂であってもよい。感光性樹脂を用いることに より、層間樹脂絶縁層に露光、現像処理を用いてバイア ホール用開口を形成することできる。これらのなかで は、熱硬化性樹脂を含有しているものが望ましい。それ により、めっき液あるいは種々の加熱処理によっても粗 化面の形状を保持することができるからである。

【0127】上記難溶性樹脂の具体例としては、例え ば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、 ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン 50

樹脂、ポリエーテルスルホン、フッ素樹脂等が挙げられ る。これらの樹脂は単独で用いてもよいし、2種以上を 併用してもよい。さらには、1分子中に、2個以上のエ ポキシ基を有するエポキシ樹脂がより望ましい。前述の 粗化面を形成することができるばかりでなく、耐熱性等 にも優れてるため、ヒートサイクル条件下においても、 金属層に応力の集中が発生せず、金属層の剥離などが起 きにくいからである。

24

【0128】上記エポキシ樹脂としては、例えば、クレ 10 ゾールノボラック型エポキシ樹脂、ピスフェノールA型 エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェ ノールノボラック型エポキシ樹脂、アルキルフェノール ノボラック型エポキシ樹脂、ビフェノールF型エポキシ 樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエ ン型エポキシ樹脂、フェノール類とフェノール性水酸基 を有する芳香族アルデヒドとの縮合物のエポキシ化物、 トリグリシジルイソシアヌレート、脂環式エポキシ樹脂 等が挙げられる。これらは、単独で用いてもよく、2種 以上を併用してもよい。それにより、耐熱性等に優れる ものとなる。

【0129】本発明で用いる樹脂フィルムにおいて、上 記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散さ れていることが望ましい。均一な粗さの凹凸を有する粗 化面を形成することができ、樹脂フィルムにバイアホー ルやスルーホールを形成しても、その上に形成する導体 回路の金属層の密着性を確保することができるからであ る。また、粗化面を形成する表層部だけに可溶性粒子を 含有する樹脂フィルムを用いてもよい。それによって、 樹脂フィルムの表層部以外は酸または酸化剤にさらされ ることがないため、層間樹脂絶縁層を介した導体回路間 の絶縁性が確実に保たれる。

【0130】上記樹脂フィルムにおいて、難溶性樹脂中 に分散している可溶性粒子の配合量は、樹脂フィルムに 対して、3~40重量%が望ましい。可溶性粒子の配合 量が3重量%未満では、所望の凹凸を有する粗化面を形 成することができない場合があり、40重量%を超える と、酸または酸化剤を用いて可溶性粒子を溶解した際 に、樹脂フィルムの深部まで溶解してしまい、樹脂フィ ルムからなる層間樹脂絶縁層を介した導体回路間の絶縁 性を維持できず、短絡の原因となる場合がある。

【0131】上記樹脂フィルムは、上記可溶性粒子、上 記難溶性樹脂以外に、硬化剤、その他の成分等を含有し ていることが望ましい。上記硬化剤としては、例えば、 イミダゾール系硬化剤、アミン系硬化剤、グアニジン系 硬化剤、これらの硬化剤のエポキシアダクトやこれらの 硬化剤をマイクロカプセル化したもの、トリフェニルホ スフィン、テトラフェニルホスフォニウム・テトラフェ ニルボレート等の有機ホスフィン系化合物等が挙げられ

【0132】上記硬化剤の含有量は、樹脂フィルムに対

して $0.05\sim10$ 重量%であることが望ましい。0.05 重量%未満では、樹脂フィルムの硬化が不十分であるため、酸や酸化剤が樹脂フィルムに侵入する度合いが大きくなり、樹脂フィルムの絶縁性が損なわれることがある。一方、10 重量%を超えると、過剰な硬化剤成分が樹脂の組成を変性させることがあり、信頼性の低下を招いたりしてしまうことがある。

【0133】上記その他の成分としては、例えば、粗化面の形成に影響しない無機化合物あるいは樹脂等のフィラーが挙げられる。上記無機化合物としては、例えば、シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂としては、例えば、ポリイミド樹脂、ポリアクリル樹脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラニン樹脂、オレフィン系樹脂等が挙げられる。これらのフィラーを含有させることによって、熱膨脹係数の整合や耐熱性、耐薬品性の向上などを図りチップサイズパッケージの性能を向上させることができる。

【0134】また、上記樹脂フィルムは、溶剤を含有していてもよい。上記溶剤としては、例えば、アセトン、メチルエチルケトン、シクロヘキサノン等のケトン類、酢酸エチル、酢酸ブチル、セロソルブアセテートやトルエン、キシレン等の芳香族炭化水素等が挙げられる。これらは単独で用いてもよいし、2種類以上併用してもよい。ただし、これらの層間樹脂絶縁層は、350℃以上の温度を加えると溶解、炭化をしてしまう。

【0135】[第2実施例]次に、本発明の第1実施例の 改変例に係るチップサイズパッケージについて、図17 を参照して説明する。上述した第1実施例では、ウエハ 20Aにアルミニウムからなるダイパッドを配設させ、 このダイパッド上に薄膜層33、厚付け層37の2層か らなるトランジション層を配設させることによって形成 されたICチップ(図3(B)参照)を用いて、チップ サイズパッケージ10を形成した。これに対し、第2実 施例では、ウエハ20Aに銅からなるダイパッドを配設 させ、このダイパッド上に第1薄膜層33、第2薄膜層 36、厚付け層37の3層構造からなるトランジション 層を配設させることによって形成された I Cチップを用 いて、チップサイズパッケージ110を形成する。ま た、第1実施例では、層間樹脂絶縁層50にバイアホー ルをレーザで形成したが、第1実施例の改変例では、フ 40 ォトエッチングによりバイアホールを形成する。

【0136】この第2実施例に係るチップサイズパッケージの製造方法について、図16を参照して説明する。(1)トランジション層38が配設されたICチップ20に、例えば硬化性樹脂であるポリイミド樹脂を塗布することにより、層間樹脂絶縁層50を形成する(図16(A)参照)。

【0137】 (2) 次に、バイアホール形成位置に対応 する黒円 49aの描かれたフォトマスクフィルム 49e 層間樹脂絶縁層 50に載置し、露光する(図 16

(B))。

【0138】(3) DMTG液でスプレー現像し、加熱処理を行うことで層間樹脂絶縁層50に直径 85μ mのパイアホール用開口48を設ける(図16(C)参照)。

【0139】(4)過マンガン酸、又は、0口ム酸で層間樹脂絶縁層50の表面を粗化し、粗化面 50α を形成する(図16(D)参照)。粗化面は、 $0.05\sim5\mu$ mの間が望ましい。なお、以降の工程は、上述した第1実施例と同様であるため、説明を省略する。

【図面の簡単な説明】

【図1】(A)、(B)、(C)は、本発明の第1実施例に係る半導体素子の製造工程図である。

【図2】(A)、(B)、(C)は、本発明の第1実施例に係る半導体素子の製造工程図である。

【図3】(A)、(B)は、本発明の第1実施例に係る 半導体素子の製造工程図である。

【図4】(A)は、本発明の第1実施例に係るシリコンウェハーの平面図であり、(B)は、個片化された半導20 体素子の平面図である。

【図5】(A)、(B)、(C)、(D)は、第1実施 例の第1改変例に係る半導体素子の製造工程図である。

【図6】(A)、(B)、(C)は、第1実施例の第1 改変例に係る半導体素子の製造工程図である。

【図7】(A)、(B)は、第1実施例の第1改変例に 係る半導体素子の製造工程図である。

【図8】(A)、(B)、(C)、(D)は、第1実施例の第2改変例に係る半導体素子の製造工程図である。

【図9】(A)、(B)、(C)、(D)は、第1実施例の第3改変例に係る半導体素子の製造工程図である。

【図10】(A)、(B)、(C)、(D)は、本発明の第1実施例に係るチップサイズパッケージの製造工程図である。

【図11】(A)、(B)、(C)、(D)は、本発明の第1実施例に係るチップサイズパッケージの製造工程図である。

【図12】(A)、(B)、(C)、(D)は、本発明の第1実施例に係るチップサイズパッケージの製造工程図である。

【図13】(A)、(B)、(C)は、本発明の第1実 施例に係るチップサイズパッケージの製造工程図であ る。

【図14】本発明の第1実施例に係るチップサイズパッケージの断面図である。

【図15】本発明の第1実施例に係るチップサイズパッケージを外部基板に取り付けた状態の断面図である。

【図16】(A)、(B)、(C)、(D)は、本発明の第2実施例に係るチップサイズパッケージの製造工程図である。

【図17】本発明の第2実施例に係るチップサイズパッ

50

ケージの断面図である。


【図18】従来のチップサイズパッケージの断面図である。


【符号の説明】


- 20 ICチップ (半導体素子)
- 20A ウエハ
- 22 ダイパッド
- 2 4 保護膜
- 3 3 薄膜層
- 36 薄膜層


- 37 厚付け層
- 38 トランジション層
- 50 層間樹脂絶縁層
- 58 導体回路
- 60 バイアホール
- 70 ソルダーレジスト層
- 76 半田ボール
- 150 層間樹脂絶縁層
- 160 銅めっきポスト


10



















(A)




[図8]





[図14]

















【図15】



【図17】



[図18]



フロントページの続き

(51) Int.Cl.7

識別記号

AC05 AC06 AF04 AH02

F I H O 1 L 21/90 テーマコード(参考)

S

下ターム(参考) 5F033 HH07 HH11 HH13 HH14 HH17 HH18 JJ01 JJ07 JJ11 JJ13 JJ14 JJ14 JJ17 JJ18 KK07 KK08 KK11 KK13 KK14 KK17 KK18 MM05 MM08 NN06 PP15 PP19 PP27 PP28 PP33 QQ00 QQ01 QQ08 QQ09 QQ37 QQ54 RR21 RR27 SS21 VV07 WW01 XX13 XX19 XX21 5F058 AA02 AC01 AC02 AC03 AC04